semiconductor device and its manufacturing method

Patent number:

JP2001085700

Publication date:

2001-03-30

Inventor:

SUZAWA HIDEOMI; ONO KOJI; ONUMA HIDETO;

YAMAGATA HIROKAZU; YAMAZAKI SHUNPEI

Applicant:

SEMICONDUCTOR ENERGY LAB

Classification:

- international: - european:

H01L29/786; H01L21/336; G02F1/1345; G09F9/30

H01L21/336D2B; H01L21/84; H01L27/12; H01L29/786B4B; H01L29/786B5; H01L29/786D

Application number: JP19990264101 19990917
Priority number(s): JP19990264101 19990917


Also published as:

🔁 US6515336 (B

Report a data error he

Abstract of JP2001085700

PROBLEM TO BE SOLVED: To obtain a semiconductor device whose operating characteristic and reliability are enhanced, whose power consumption is lowered, in which the number to processes is reduced, whose production costs are lowered and whose yield is enhanced by a method wherein the structure of thin-film transistors(TFTs) arranged in various circuitsd is made proper according to the function of the circuits. SOLUTION: LDD regions 622, 623 of a TFT have a concentration grade in which the concentration of an impurity element for conductivity-type control becomes gradually high as they come close to a drain region. In order to form the LDD regions which have the concentration grade of the impurity element, a gate electrode 607 having a taper part and a gate insulating film 605 having a taper part are formed and the impurity element, for conductivity-type control, which is ionized is passed through the gate insulating film 605 so as to be added to a semiconductor layer.



Data supplied from the @sp@conol database - Worldwide

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号 特開2001-85700

(P2001-85700A)

(43)公開日 平成13年3月30日(2001.3.30)


(51) Int. Cl. 7	識別記号	FΙ			テーマコード (参考)
HO1L 29/786		HO1L 29/78	616	A 2HC	92
21/336		G02F 1/134	45	5C0	94
G02F 1/1345		G09F 9/30	338	5F1	10
1/1365		G02F 1/136	6 500		
G09F 9/30	338	H01L 29/78	617	S	
	審査	請求 未請求 請求」	項の数15 OL	(全25頁)	最終頁に続く
(21)出願番号	特顯平11-264101	(71)出願人	000153878		
(217 page - 3			株式会社半導体		
(22)出題日	平成11年9月17日(1999.9.17)		神奈川県厚木市長谷398番地		
		(72)発明者	須沢 英臣		
			神奈川県厚木市		株式会社半
			導体エネルギー	研究所内	
		(72)発明者	小野 幸治		14 & A 11 1/2
			神奈川県厚木市		株式会社半
			導体エネルギー	研究所内	
		(72)発明者			
	·		神奈川県厚木市		株式会社争
			導体エネルギー	研究所内	
					最終頁に続く

(54) 【発明の名称】半導体装置およびその作製方法

(57) 【要約】

【課題】 各種回路に配置されるTFTの構造を、回路の機能に応じて適切なものとすることにより、半導体装置の動作特性および信頼性を向上させ、かつ、低消費電力化を図ると共に、工程数を削減して製造コストの低減および歩留まりの向上を実現することを目的とする。

【解決手段】 TFTのLDD領域622、623をドレイン領域に近づくにつれて徐々に導電型制御用の不純物元素の濃度が高くなるような濃度勾配を持たせる。このような不純物元素の濃度勾配を有するLDD領域を形成するために、本発明ではテーバー部を有するゲート電極607とテーパー部を有するゲート絶縁膜605とを設け、イオン化した導電型制御用の不純物元素を、ゲート絶縁膜605を通過させて半導体層に添加する方法を用いる。



(2)

特開2001-85700

2

【特許的求の範囲】

1

前記活性層はゲート電極と重なるチャネル形成領域と、 LDD領域を形成する低湿度不純物領域と、ソース領域 またはドレイン領域とを有し、

前記絶母膜のうち、前記低過度不純物領域上方の腹厚は、前記チャネル形成領域上方の腹厚より称く、且つ前 10 記ソース領域またはドレイン領域上方の膜厚より厚いことを特徴とする半導体装置。

【節求項2】節求項1において、前配ゲート電極は、テーパー部を有していることを特徴とする半導体装置。

【節求項3】節求項1または節求項2において、前記低 湿度不純物領域は、前記チャネル形成領域と前記ソース 領域の間、または前記チャネル形成領域と前記ドレイン 領域との間に存在することを特徴とする半導体装置。

【簡求項4】 簡求項1乃至3のいずれか一において、前 記低温度不純物領域に含まれるp型またはn型不純物元 20 案の温度は、チャネル形成領域から選ざかるにつれて高 くなることを特徴とする半導体装置。

【節求項5】節求項1乃至4のいずれか一において、前記ソース領域または前記ドレイン領域は、前記低温度不純物領域に含まれるp型またはn型不純物元素の過度より高い過度でp型またはn型不純物元素を含む領域であることを特徴とする半導体装置。

【簡求項6】 節求項1乃至5のいずれか一において、前配低温度不純物領域に含まれるp型またはn型不純物元素の温度は、1×10"~1×10" atoms/cm である 30 ことを特徴とする半導体装置。

【前求項8】 節求項1乃至7のいずれか一において、前 記ゲート 図極は、耐熱性導風性材料からなる単層顧また は 和層顧であり、前配耐熱性導電性材料は、タンタル

(Ta)、チタン(Ti)、タングステン(W)から返ばれた元素、または前記元案を成分とする化合物、また 40は前記元案を組み合わせた化合物、または前記元案を成分とする窒化物、前記元案を成分とするシリサイド、であることを特徴とする半導体装配。

【節求項9】節求項1乃至8のいずれか一項において、 前記ゲート包極のテーパー部の角度は5~35°である ことを特徴とする半導体装置。

【館求項10】 前求項1万至節求項9のいずれか一項に おいて、前記半導体装置は、パーソナルコンピュータ、 ビデオカメラ、携帯型情報端末、デジタルカメラ、デジ タルビデオディスクプレーヤー、匈子遊技概器、プロジ 50

ェクターであることを特徴とする半単体装置。

【韶求項11】國宗部に設けた画家TFTと、該画案部の周辺にpチャネル型TFTとnチャネル型TFTとを有する図団回路を同一の基板上に設けた半導体装置において、

前記基板上に結晶網造を含む半導体圏を形成する第1の 工程と、

前記結晶創造を含む半導体圏を選択的にエッチングして 樹敏の島状半導体圏を形成する第2の工程と、

前記島状半導体層に接してゲート絶像膜を形成する第3 の工程と、

前記ゲート絶母殿上に耐熱性導電性材料から成る導電局 を形成する第4の工程と、

少なくとも、前記区の回路のnチャネル型TFTおよび 前記面案TFTを形成する前記島状半導体層に、前記ゲート絶尽膜のテーパー部を通してn型を付与する不純物 元案を添加して、前記基板と平行な方向において該n型 を付与する不純物元素の温度勾配を有する低温度n型不 純物領域を形成する第6の工程と、

前記感効回路のnチャネル型TFTおよび前記画森TF Tを形成する前記島状半部体圏に、前記ゲート電極をマ スクとしてn型を付与する不純物元森を添加して高辺度 n型不純物領域を形成する第7の工程と、

前記図的回路のpチャネル型TFTを形成する前記島状 半導体圏に、前記ゲート電極のテーパー部と前記ゲート 絶像膜を通してp型を付与する不純物元素を添加して、

前記基板と平行な方向において該p型を付与する不純物元素の心度勾配を有する低心度p型不純物領域と、前記ゲート は極のテーパー部を介しないでp型を付与する不純物元素を添加して、高心度p型不純物領域とを同時に形成する第8の工程と、

前記風励回路のnチャネル型TFTと前記画案TFTと pチャネル型TFTとの上方に、無极絶急物材料から成 る第1の層間絶急膜を形成する第9の工程と、該第1の 層間絶急膜に密接して有機絶縁物材料からなる第2の層 間絶急膜を形成する第10の工程と、

の 前記画察TFTに接続する画案電極を、前記第2の層間 絶景膜上に形成する第11の工程とを有することを特徴 とする半導体装置の作製方法。

【節求項12】節求項11において、

前記耐熱性抑電性材料は、タンタル(Ta)、チタン (Ti)、モリプデン(Mo)、タングステン(W)から超ばれた元素、または前記元素を成分とする化合物、または前記元深を組み合わせた化合物、または前記元深を成分とする空化物、前記元深を成分とするシリサイド、から形成することを特徴とする半導体装置の作製方法 (3)

10

特開2001-85700

3

【節求項13】節求項11において、前記導電恩を選択的にエッチングして、テーパー部を有するゲート電極及びテーパー部を有するゲートを極限を形成する第5の工程は、一度のエッチング処理によって行われることを特徴とする半導体装置の作製方法。

【節求項15】節求項11乃至節求項14のいずれか一項において、

前記半辺体装置は、パーソナルコンピュータ、ビデオカメラ、協構型情報端末、デジタルカメラ、デジタルビデオディスクプレーヤー、電子遊技協器、プロジェクターであることを特徴とする半導体装置の作與方法。

【発明の詳細な説明】

[0001]

【発明の回する技術分野】本発明は絶偽表面を有する基板上に穏膜トランジスタ(以下、TFTと配す)で編成 20 された回路を有する半草体装置およびその作風方法に関する。特に本発明は、画際部とその周辺に設けられる区団回路を同一の基板上に設けた液晶表示装置に代表される電気光学装置、および電気光学装置を搭貸した電子機器に好適に利用できる技術を提供する。尚、本明無容において半草体装置とは、半草体特性を利用することで機能する装置全段を指し、上記電気光学装置およびその電気光学装置を搭貸した電子機器をその貸回に含んでいる。

[0002]

【従来の技術】アクティブマトリクス型の液晶衰示装置に代表される電気光学装置において、スイッチング森子や能助回路にTFTを用いて仰成する技術が開発されている。TFTはガラスなどの基板上に気相成長法などにより半部体膜を形成し、その半部体膜を活性間として形成する。半部体膜にはシリコンまたはシリコン・ゲルマニウムなどシリコンを主成分とする材料が好適に用いられている。このような半部体膜はその作製法により、非晶質シリコン膜や多結晶シリコンに代表される結晶質シリコン膜などに分類することができた。

【0003】非晶質半導体(代表的には非晶質シリコン)膜を活性層としたTFTは、非晶質料造などに起因する電子物性的要因から、強cm'/Vsec以上の図界効果移助度を得ることは不可能であった。そのために、アクティブマトリクス型の液晶衰示装置においては、 画窓部において液晶を駆励するためのスイッチング案子(画窓TFT)として使用することはできても、 画像表示を行うための駆励回路を形成することは不可能であった。従って、 駆励回路はTAB(Tape Automated Bonding)方式やCOG(Chip on Glass)方式を使ってドライバIC

などを実装する技術が用いられていた。

[0004] 一方、結晶构造を含む半導体(以下、結晶 質半導体と記す) 腺(代表的には、結晶質シリコン) を括性圏としたTFTでは、高い 弱 外 別 果 移 助 度 が 得 られることから各 和 の 機 能 回 路 を 同 下 で 他 に 感 助 回路においてシフトレジスタ 回路、 が っ ア ア の 他 に 感 助 回路においてシフトレジスタ 回路、 バッファ 回路、 サンブリング 回路などを 現することができた。 このような 回路 は、 n チャネル型 TFTとから成る C M O S 回路を 表 を として 形成されていた。 このような 区 助 回路 の 表 技 術 が 根 規 と な り、 液 晶 表 示 装 配 に と な び 型 化 を 推 進 す る た め に は、 画 察 部 の 他 に 医 助 回路 を る て を 本 として が 適 して いること が 明 らかと なってきた。

[0005]

【発明が探決しようとする課題】TFTの特性から比较すると結晶質半事体別を活性圏に適用した方が優れているが、画家TFTの他に各種回路に対応したTFTを作 といるためには、その経過工程が複雑なものとなり工程 欲が増加してしまう問題があった。工程後の増加は設造コストの増加要因になるばかりか、展造歩留まりを低下させる原因となることは明らかである。

【0006】さらに、nチャネル型TFTおよびpチャネル型TFTを用いて作級されるこれらの回路の助作を安定化させるためには、TFTのしきい値電圧やサプスレショルド定数 (S値) などの値を所定の範囲内とする必要がある。そのためには、TFTを构造面からと构成する材料面からとの両面から検討する必要がある。

【0007】 本発明はこのような問題点を解決するための技術であり、TFTを用いて作製するアクティブマトリクス型の液晶表示装置に代表される匈気光学装置ならびに半事体装置において、各種回路に配置されるTFTの約造を、回路の機能に応じて適切なものとすることにより、半事体装置の助作特性および信頃性を向上させ、かつ、低消受匈力化を図ると共に、工程致を削減して製造コストの低減および歩留まりの向上を実現することを目的としている。

[0008]

(4)

図光、現像、ポストペークなどの煩雑な工程が行われる ことを意味する。

【0009】そして、フォトマスク致を削減しながら も、各種回路に配置されるTFTの料道をその回路の概 能に応じて適切なものとする。具体的には、スイッチン グ森子用のTFTは、助作速度よりもオフ冠流値を低減 させることに重点を置いた僻造が選ましい。そのような **鉛造として、マルチゲート船造を採用する。一方、高速** 助作が要求される区別回路に設けられるTFTは、助作 速度を高めることと、それと同時に関發にな問題となる 10 ホットキャリア注入による劣化を抑制することに望点を 置いた創造が望ましい。そのような創造として、TFT のLDD領域に工夫を加える。即ち、チャネル形成領域 とドレイン領域との間に設けられるLDD領域におい て、ドレイン領域に近づくにつれて徐々に導冠型制御用 の不焚物元素の湿度が高くなるような温度勾配を持たせ る点に特徴がある。この构成は、ドレイン領域近傍の空 乏恩において、匈界が祭中するのを綴和する効果がより

【0010】このような不純物元容の沿度勾配を有する 20 LDD領域を形成するために、本発明では、イオン化し た即回型制御用の不炖物元素を、匈界で加速してゲート 絶偽膜(本発明では、ゲート電極と半導体圏とに密接し てその両者の間に設けられるゲート絶尽膜と、骸ゲート 絶像膜からその周辺の領域に延在する絶像膜を含めてゲ 一ト逸慇頗と称する)を通過させて、半草体層に添加す る方法を用いる。本明細醇中において、この不純物元素 の添加方法を便宜上「スルードープ法」と呼ぶ。そし て、本発明のスルードープ法においてゲート図板の形状 は、ゲート電板の端部において端部から内側に向かって 30 徐々に厚さが増加するいわゆるテーパー形状とする。ま た、ゲート絶像膜も同様にゲート電灯と接する部分に向 かって徐々に厚さが均加するテーパー形状としてスルー ドープ法を行うことで、ゲート絶微膜のテーパー部の厚 さにより半事体層に添加される不純物元歳の資度を制御 することが可能となり、TFTのチャネル長方向に破っ て不純物元素の過度が徐々に変化するLDD領域を形成 することができる。

【0011】ゲート電極を形成する材料は耐燥性期間性 材料を用い、タングステン (W) 、タンタル (Ta) 、 チタン(Ti)から選ばれた元臻、または前紀元衆を成 分とする化合物或いは合金から形成する。このような耐 **熱性導電性材料を高速でかつ精度良エッチングして、さ** らに蛸部をテーパー形状とするためには、高密度プラズ マを用いたドライエッチング法を適用する。高密度プラ ズマを得る手法にはマイクロ波や誘導結合プラズマ (In ductively Coupled Plasma: ICP) を用いたエッチン グ装置が適している。特に、ICPエッチング装置はプ ラズマの制御が容易であり、処理基板の大面稅化にも対 応できる。

【0012】【CPを用いたプラズマ処理方法やプラズ

マ処理装置に関しては特開平9-293600号公報で 関示されている。同公報では、プラズマ処理を高始度に 行うための手段として、高周波匈力をインピーダンス盛 合器を介して4本の渦巻き状コイル部分が並列に接続さ れてなるマルチスパイラルコイルに印加してプラズマを 形成する方法を用いている。ここで、各コイル部分の1 本当たりの長さは、高周波の波長の1/4倍としてい る。さらに、彼処理物を保持する下部図絚にも、別途高 悶波

図波

図力

を印加して

パイアス

電圧を

付加する

掲成

として

【0013】このようなICPを用いたプラズマ処理装 ② (例えば、エッチング装置) の創造級路図を図17 (A) に示す。反応空間の上部に設けられた石英板90 5上にアンテナコイル903を配置して、マッチングポ ックス907を介して第1の高周波窇源901に接続さ れている。第1の高周波電源901は6~60Mz、代表 的には13.56Mzを適用する。被処理物となる基板 906を保持する下部回額904には第2の高周波図源 902がマッチングポックス912を介して接続されて いる。第2の高周波電源902は100kHz~60kHz (例えば、6~29Mtz) とする。アンテナコイル90 3に高閥波躍力が印加されると、アンテナコイル903 に高周波電流 Jが θ 方向に流れ、 2 方向に磁界 B が発生 する(敛式1)。

[0014]

[独1]

$$\mu_0 J = r o t B$$

【0015】そして、ファラデーの電磁瞬導の法則に従 い、θ方向に誘導電界Eが生じる(数式2)。

[0016]

【致2】

$$-\frac{\partial B}{\partial t} = rot B$$

【0017】この瞬事電界Eで電子が6方向に加速され てガス分子と衝突し、プラズマが生成される。瞬期包界 の方向が θ 方向なので、荷電粒子が反応室の壁や基板に 60次してエネルギーを消失させる確立が低くなる。ま た、アンテナコイル903の下方へは、磁界Bが殆ど及 ばないので、平板状に広がった高密度プラズマ領域が形 成される。そして、下部電極904に印加する高周波管 カを찍盛することによって、プラズマ密度と基板906 にかかるパイアス包圧を独立に制御することができる。 また、彼処理物の材料に応じて印加する高周波電力の周 波敏を異ならせることも可能となる。

【0018】ICPで高密度プラズマを得る為にはアン テナコイルに流れる高周波電流」を低損失で流す必要が 50 あり、そのインダクタンスを低下させなければならな

(5)

特開2001-85700 。

7

い。その為に、アンテナコイルを分割した方式とすることが有効となる。図17 (B) はそのような构成を示す図であり、石英板911上に4本の渦巻き状コイル(マルチスパイラルコイル)910を配置して、マッチングボックス909を介して第1の高周波図渡908に接焼されている。このとき、各コイルの1本当たりの長さを高周波の波長の1/4の逐致倍としておくと、コイルに定在波が立ち発生する電圧のピーク値を高めることができる

【0019】このようなマルチスパイラルコイルを適用 10 したICPを用いたエッチング装置を用いると、前配団 孫性導電性材料のエッチングを良好に行うことができ る。ここでは、松下電器産費(株)與のICPを用いた ドライエッチング装録 (Model E 6 4 5 -□ I C P) を 用いた。図18は、ガラス基板上に所定のパターンに形 成されたW膜について、そのパターン端部のテーパー形 状について調べた結果を示す。ここで、テーバー部の角 度は基板表面 (水平面) とテーパー部の傾斜部とがなす 角を角度として定硫する (図5においてθ1で示す角 度)。ここでは、共通条件として放図図力(コイルに印 20 加する高周波冠力、13.56MHz)を3.27/cm⁴、圧 カ1. 0PaとしてエッチングガスにCF。とCliを用 いた。図18(A)はテーパー部の角度 θ 1について、 基板側にかけるバイアス電力 (13.56Mz) 依存性 を示す。エッチングガスの流量はCF,、Cl,共に30 SCCMとした。テーパー部の角度 θ 1 はパイアス 超力が 1 28~384mW/cm'の箆囲で70~20°まで変化させ ることが可能であることが明らかとなった。また、図1 8 (B) はテーパー部の角度 θ 1のエッチングガス流量 比依存性について瞬べた結果を示す。CF,とC1,の合 30 計の流量を60SCCMとして、CF.のみを20~40SCC Mの箆囲で変化させた。このときパイアス⑬力は128m 羽/cm²とした。その結果、テーパー部の角度 8 1 は 6 0 ~80°まで変化させることが可能であった。

【0020】このようにテーパー部の角度は基板側にかけるパイアス電力によって大きく変化を示し、パイアス電力をさらに高め、また、圧力を変化させることによりテーパー部の角度を $5\sim45^\circ$ まで変化させることができる。

【0021】また、本発明では、ゲート電極の端部に接 40 するゲート絶微膜にもテーパー部を形成する。図5は、 nチャネルTFTの部分拡大図である。ここで、ゲート 絶像膜のテーパー部の角度は基板表面(水平面)とテーパー部の傾斜部とがなす角をテーパー角として定儀する (図5において 62で示す角度)。 LDD 領域623は ゲート絶像膜のテーパー部627の下に形成される。このとき、LDD 領域におけるリン (P) の 心腔分布は6

25の曲線で示され、チャネル形成領域621から遠ざかるにつれて増加する。

【0022】この増加の割合は、イオンドーブにおける加速図圧やドーズはなどの条件、テーパー部627、628の角度 62、61やゲート図極607の厚さなどによって異なってくる。このように、ゲート図極の端部とその近傍におけるゲート絶燥膜をテーパー形状として、そのテーパー部を通して不純物元素を添加することにより、テーパー部の下に存在する半導体層中に、徐々に前配不純物元素の心度が変化するような不純物領域を形成することができる。また、LDD領域の端部622は、ゲート図短607と図なっているが、ドーピング条件によってはゲート資極とLDDが反ならないようにすることも可能である。

【0023】また、エッチング条件によっては、図16(a)に示すようなゲート絶縁膜の形状となる場合もある。LDD領域1623は、図16(a)に示したゲート絶縁膜のテーパー部の下に形成される。図16(a)において、1605はゲート絶縁膜、1607はゲート 電極、1621はチャネル形成領域、1622はゲート 電杠と選なるLDD領域、1624はソース領域またはドレイン領域である。

【0024】また、エッチング条件によっては、図16(b)に示すようなゲート絶母膜の形状となる場合もある。LDD領域1723は、図16(a)に示したゲート絶母膜のテーバー部の下に形成される。図16(b)において、1705はゲート絶母膜、1707はゲート電極、1721はチャネル形成領域、1722はゲート電極と望なるLDD領域、1724はソース領域またはドレイン領域である。また、図16(b)においては、テーパー部に段差ができており、ゲート回極端部から長さL3の領域は、ゲート絶母膜の膜厚がゲート電極の下方の膜厚と同一である。

【0025】表1はゲート電極を形成する前配耐熱性歌 図性材料のICPエッチング装置における加工特性を示す。ここでは、W腺とTa膜の他に、ゲート冠恆用の材料としてしばしば用いられるモリブデンータングステン (Mo-W) 合金 (組成比はMo:W=48:50元 %) の例を示す。表1にはエッチング遊皮、適用するエッチングガス、およびゲート電極の下地となるゲート絶 優良との忍択比の代表的な値を示す。ゲート絶 際はプラズマCVD法で作毀する酸化シリコン膜または酸化室 化シリコン膜であり、ここで選択比はゲート絶 優良のエッチング速度に対するそれぞれの材料におけるエッチング速度の割合として定義する。

[0026]

【表1】

10

(6)

特開2001-85700

科 森	1757/9° 紅紅 (ng/gin)	が - K200との 記場比	エッテング か ス
₩	70~90	2~4	CF4+C12
Ta	140~160	6~8	Cl2
Mo-W	40~60	0. 1~2	CF4+C12

20

【0027】Ta膜のエッチング速度は140~160 nm/minで選択比も6~8が選られ、W膜のエッチング速 度70~90m/min、また選択比2~4に対して低れた 10 値となっている。従って、被加工性という頃点からはT a膜も適しているが、喪中に示さない値として、抵抗率 が20~30μΩcmであり、W膜の10~16μΩc mに比べて若干高い点が斑点となる。一方、Mo-W合 金はエッチング速度が40~60nm/minと遅く、また辺 択比は0.1~2となりこの材料は彼加工性という観点 から必ずしも適していないことが願われる。このよう に、表1からはTa膜が最も良い結果を示していること がわかるが、前述のように抵抗率を考慮するとW膜が能 合的には適していると判断される。

9

【0028】ここでは、W膜を一例として示したが、前 記耐熱性導電性材料についてICPエッチング装置を用 いると、容易にパターンの始部をテーパー形状として加 工することができる。そして、このような方法を適用し てゲート図極を設け、スルードープ法を行うことで、ゲ ート絶爲膜の厚さにより半導体層に添加される不純物元 窓の温度を制御することが可能となり、TFTのチャネ ル長方向に向かって不純物元素の心度が徐々に変化する LDD領域を形成することが可能となる。

【0029】このような手段を用い、本発明の約成は、 絶想表面を有する基板上に形成された半導体彩膜からな る活性圏と、該活性圏を覆う絶録膜と、該絶録膜上に形 成されたゲート図板とからなるTFTを含む半導体装置 であって、前記活性圏はゲート電極と昼なるチャネル形 成領域と、LDD領域を形成する低温度不純物領域と、 ソース領域またはドレイン領域とを有し、前記絶踪膜の うち、前配低温度不純物領域上方の膜厚は、前配チャネ ル形成領域上方の膜厚より粒く、且つ前配ソース領域ま たはドレイン領域上方の膜厚より厚いことを特徴とする 半導体装置である。

【0030】上記樽成において、前記ゲート@櫃は、テ ーパー部を有していることを特徴としている。

【0031】また、上配額成において、前配低温度不純 物領域は、前記チャネル形成領域と前記ソース領域の 間、または前記チャネル形成領域と前記ドレイン領域と の間に存在することを特徴としている。

【0032】また、上記約成において、前記低沿度不純 物領域に含まれるp型またはn型不純物元素の湿度は、 チャネル形成領域から遠ざかるにつれて高くなることを 特徴としている。

【0033】また、上配梢成において、前配ソース領域 または前記ドレイン領域は、前記低沿度不純物領域に含 まれるp型またはn型不純物元霖の心度より高い心度で p型またはn型不純物元深を含む領域であることを特徴 としている。

【0034】また、上記緯成において、前配低湿度不純 物領域に含まれるp型またはn型不纯物元霖の心度は、 1×10'°~1×10'°atoms/cm'であることを特徴と する半導体装置。

【0035】また、上記榕成において、前記活性日を矼 う絶隠膜は、テーパー部を有し、チャネル長方向におけ る酸テーパー部の長さL2は、0.1~1µmであるこ とを特徴とする半事体基置。

【0036】また、上記樽成において、前記ゲート電極 は、耐熱性導電性材料からなる単層膜または和層膜であ り、前記耐熱性導風性材料は、タンタル(Ta)、チタ ン (Ti)、タングステン (W) から選ばれた元素、ま たは前記元臻を成分とする化合物、または前記元素を組 み合わせた化合物、または前記元深を成分とする窒化 物、前配元琛を成分とするシリサイド、であることを特 徴としている。

【0037】また、上記劇成において、前記ゲート電灯 のテーパー部の角度は5~35°であることを特徴とし ている。する半導体装置。

【0038】また、上記約成を得るための本発明の作録 方法は、画衆部に設けた画衆TFTと、該画衆部の周辺 にpチャネル型TFTとnチャネル型TFTとを有する **運動回路を同一の基板上に設けた半導体装置において、** 前記基板上に結晶构造を含む半導体圏を形成する第1の 工程と、前配結晶构造を含む半導体圏を選択的にエッチ ングして複数の島状半導体圏を形成する第2の工程と、 前配島状半草体層に接してゲート絶母膜を形成する第3 の工程と、前記ゲート絶偽膜上に耐熱性導電性材料から 40 成る導図圏を形成する第4の工程と、前配導図圏を選択 的にエッチングして、テーパー部を有するゲート電極及 びテーパー部を有するゲート絶尽膜を形成する第5の工 程と、少なくとも、前記区助回路のπチャネル型TFT および前配画察TFTを形成する前記島状半導体層に、 前記ゲート絶録膜のテーパー部を通してn型を付与する 不炖物元紊を添加して、前配基板と平行な方向において 該n型を付与する不純物元素の温度勾配を有する低温度 n型不純物領域を形成する第6の工程と、前記図励回路 50 のnチャネル型TFTおよび前記画案TFTを形成する (7)

特開2001-85700

12

1.1

前記島状半導体層に、前記ゲート電極をマスクとしてn 型を付与する不純物元素を添加して高温度n型不純物領 域を形成する第7の工程と、前記図図回路のpチャネル 型TFTを形成する前記島状半導体圏に、前記ゲート電 極のテーパー部と前配ゲート絶段膜を通してp型を付与 する不炖物元森を添加して、前記藝板と平行な方向にお いて該p型を付与する不純物元霖の心度勾配を有する低 没度 p 型不纯物領域と、前配ゲート@極のテーパー部を 介しないでp型を付与する不純物元琛を添加して、高心 度p型不純物領域とを同時に形成する第8の工程と、前 10 記図効回路のnチャネル型TFTと前記画深TFTとp チャネル型TFTとの上方に、無線絶偽物材料から成る 第1の周間絶爲膜を形成する第9の工程と、眩第1の周 間絶爲膜に密接して有機絶爲物材料からなる第2の層間 絶尽殿を形成する第10の工程と、前紀画衆TFTに接 **腕する画寮図櫃を、前記第2の周間絶爲膜上に形成する** 第11の工程とを有することを特徴とする半導体装配の 作組方法である。

【0039】上記約成において、前記導電圏を選択的に エッチングして、テーパー部を有するゲート電極及びテ 20 ーパー部を有するゲート施像膜を形成する第5の工程 は、一度のエッチング処理によって行われる方法を用い てもよいし、複数のエッチング処理によって行われる方 法を用いてもよい。

[0040]

【発明の実施の形態】本発明の実施の形態について、以 下に示す実施例により詳細な説明を行う。

[実施例 1] 本発明の実施例を図 1 ~ 図 5 を用いて説明する。ここでは、画家部の画家TFTおよび保持容量と、画家部の周辺に設けられる感動回路のTFTを同時に作 30 図する方法について工程に従って詳細に説明する。

【0041】図1(A)において、基板101にはコー ニング社の#7059ガラスや#1737ガラスなどに 代表されるパリウムホウケイ磁ガラスやアルミノホウケ イ磁ガラスなどのガラス基板の他に、ポリエチレンテレ フタレート (PET)、ポリエチレンナフタレート (P EN)、ポリエーテルサルフォン(PES)など光学的 異方性を有しないプラスチック基板を用いることができ る。ガラス基板を用いる場合には、ガラス歪み点よりも 10~20℃程度低い温度であらかじめ熱処理しておい ても良い。そして、基板101のTFTを形成する裘面 に、基板101からの不純物拡散を防ぐために、磁化シ リコン膜、窒化シリコン膜または酸化窒化シリコン膜な どの絶徴脱から成る下地膜102を形成する。例えば、 プラズマCVD法でSIH,、NH,、N,Oから作蚪さ れる酸化室化シリコン膜102aを10~200mm(好 ましくは50~100nm)、同様にSiH。、 N. Oから 作艇される酸化窒化水窯化シリコン膜102bを50~ 200nm (好ましくは100~150mm) の厚さに稅 圏形成する。ここでは下地膜102を2層線造として示 50

したが、前記絶母膜の単層膜または2層以上積層させて 形成しても良い。

[0044]次に、25~80nm(好ましくは30~ 60nm)の厚さで非晶質构造を有する半導体圏103 aを、プラズマCVD法やスパッタ法などの公知の方法 で形成する。例えば、プラズマCVD法で非晶質シリコ ン膜を55nmの厚さに形成する。非晶質料造を有する 半事体膜には、非晶質半事体周や破結晶半事体膜があ り、非晶質シリコンゲルマニウム膜などの非晶質線造を 有する化合物半導体膜を適用しても良い。また、下地膜 102と非晶質半導体局103aとは両者を連線形成す ることも可能である。例えば、前述のように酸化窒化シ リコン膜102aと酸化室化水薬化シリコン膜102b をプラズマCVD法で連続して成膜後、反応ガスをSi H.、N.O、H.からSiH.とH.或いはSiH.のみに 切り替えれば、一旦大気雰囲気に晒すことなく連綻形成 できる。その結果、酸化窒化水素化シリコン膜102b の表面の汚染を防ぐことが可能となり、作യするTFT の特性パラツキやしきい値電圧の変功を低減させること ができる。

【0045】そして、結晶化の工程を行い非晶質半導体 層103aから結晶質半導体 層103bを作製する。その方法としてレーザーアニール法や 線アニール法 (固相 成長法)、またはラピットサーマルアニール法 (RTA 法)を適用することができる。前述のようなガラス基板 や耐燥性の劣るプラスチック基板を用いる場合には、特にレーザーアニール法を適用することが好ましい。 RT A法では、赤外線ランプ、ハロゲンランプ、メタルハライドランプ、キセノンランプなどを光源に用いる。或い

/081-462702408=

(8)

特開2001-85700

は特開平7-130652号公報で開示された技術に従って、触媒元深を用いる結晶化法で結晶質半導体圏103 を形成することもできる。結晶化の工程ではまず、非晶質半導体圏が含有する水深を放出させておくことが好ましく、 $400\sim500$ で1時間程度の急処理を行い含有する水深量を5alom%以下にしてから結晶化させると膜表面の荒れを防ぐことができるので良い。

13

【0047】結晶化をレーザーアニール法にて行う場合には、パルス発振型または違紋発光型のエキシマレーザーやアルゴンレーザーをその光顔とする。パルス発振型のエキシマレーザーを用いる場合には、レーザー光を線状に加工してレーザーアニールを行う。レーザーアニール条件は実施者が適宜選択するものであるが、例えば、レーザーバルス発振周波数30Hzとし、レーザーエネ 20ルギー密度を100~500mJ/cm (代表的には300~400mJ/cm)とする。そして線状ピームを薔板全面に渡って照射し、この時の線状ピームの騒ね合わせ率(オーバーラップ率)を80~98%として行う。このようにして図1(B)に示すように結晶質半導体周103bを得ることができる。

【0048】そして、結晶質半導体圏103b上に第1のフォトマスク(PM1)を用い、フォトリソグラフィーの技術を用いてレジストパターンを形成し、ドライエッチングによって結晶質半導体圏を島状に分割し、図1 30(C)に示すように島状半導体圏104~108を形成する。結晶質シリコン膜のドライエッチングにはCF、とO。の混合ガスを用いる。

【0049】このような島状半事体圏に対し、TFTのしきい値域圧(Vth)を制御する目的でp型を付与する不純物元章を1×10"~5×10"atoms/cm²程度の心度で島状半事体圏の全面に添加しても良い。半事体に対してp型を付与する不純物元章には、ホウ桑(B)、アルミニウム(A1)、ガリウム(Ga)など周期律表第13族の元章が知られている。その方法として、イオ 40ン注入法やイオンドーブ法(或いはイオンシャワードーピング法)を用いることができるが、大面和基板を処理するにはイオンドーブ法が適している。イオンドーブ法ではジボラン(B, H₁)をソースガスとして用いホウ案(B)を添加する。このような不純物元章の注入は必ずしも必要でなく省略しても差し支えないが、特にnチャネル型TFTのしきい値域圧を所定の範囲内に収めるために用いる手法である。

 $[0\ 0\ 5\ 0]$ ゲート絶録腺 $[0\ 0\ 5]$ が、 関は結晶粒を大きくすることで低抵抗率化を図ることが たはスパッタ法を用い、 腹厚を $[0\ 0\ 5]$ の $[0\ 0\ 5]$ できるが、 $[0\ 0\ 5]$ W中に酸深などの不純物元深が多い場合には

シリコンを含む絶録膜で形成する。本実施例では、12 0 nmの厚さで強化室化シリコン腺から形成する。ま た、SIH、とNIOにOIを添加させて作級された酸化 窒化シリコン膜は、膜中の固定電荷密度が低減されてい るのでこの用途に対して好ましい材料となる。勿飴、ゲ ート絶偽膜はこのような酸化窒化シリコン膜に限定され るものでなく、他のシリコンを含む絶恐膜を単層または **稻圏构造として用いても良い。例えば、酸化シリコン膜** を用いる場合には、プラズマCVD法で、オルトケイ酸 テトラエチル(Tetraethyl Orthosilicate: TEO S) とO,とを混合し、反応圧力40Pa、基板温度30 0~400℃とし、高周波(13.56MHz)図力密度 0. 5~0. 8 P/cm で放倒させて形成することができ る。このようにして作梷された酸化シリコン腐は、その 後400~500℃の点アニールによりゲート絶母膜と して良好な特性を得ることができる。

【0051】そして、図1(D)に示すように、ゲート

絶母职109上にゲート電極を形成するための耐熱性導 **電圏を形成する。耐熱性抑電圏は単圏で形成しても良い** が、必要に応じて二層あるいは三層といった複数の層か ら成る稻層創造としても良い。例えば、ゲート電極には このような耐熱性導電性材料を用い、導電性の金属膜か ら成る導図图 (A) 110と室化物金属膜から成る導質 □ (B) 111とを和回した构造とすると良い。単母型 (A) 110はTa、TI、Wから遐ばれた元際、また は前記元素を成分とする合金か、前記元素を組み合わせ た合金膜で形成すれば良く、 草図層 (B) 111は窒化 タンタル(TaN)、窒化タングステン(WN)、窒化 チタン (TIN) 膜などで形成する。また、抑包尼 (A) 110はタングステンシリサイド、チタンシリサ イドを適用しても良い。 草鼠圏 (B) 111は低抵抗化 を図るために含有する不炖物心度を低減させることが好 ましく、特に磁衆心度に関しては30ppm以下とする と良かった。例えば、Wは磁索心度を30ppm以下と することで20μΩcm以下の比抵抗値を実現すること

【0052】 取図圏(A)110は200~400 nm(好ましくは250~350 nm)とし、取図圏(B)111は10~50 nm(好ましくは20~30 nm)とすれば良い。Wをゲート図極として形成する場合には、Wをターゲットとしたスパッタ法で、取図圏(A)110をW腺で250mの厚さに形成し、Arガスと窒窯(N1)ガスを導入して収配圏(B)111をWN腺で50mの厚さに形成する。その他の方法として、W膜は6フッ化タングステン(WF1)を用いて熱CVD法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、W腺の抵抗率は20μΩcm以下にすることが窒ましい。W 膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、W中に酸素などの不純物元深が多い場合には

ができた。

16

(9)

る。

特開2001-85700

15

結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度99、9999%のWターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成することにより、抵抗率9~20μQcmを実現することができる。

【0053】尚、図示しないが、導電圏(A)110の下に2~20nm程度の厚さでリン(P)をドープしたシリコン腺を形成しておくことは有効である。これにより、その上に形成される導電膜の密発性向上と酸化防止を図ると同時に、導風圏(A)110または導風圏

(B) 111が検公に含有するアルカリ金具元素がゲート絶景度109に拡散するのを防ぐことができる。いずれにしても、導電恩(B) 111は抵抗率を10~50 $\mu\Omega$ cmの範囲ですることが好ましい。

【0054】本実施例では、ゲート図極を形成するために収極層(A)110をW膜で、収極層(B)111をWN膜で形成した。次に、第2のフォトマスク(PM2)を用い、フォトリソグラフィーの技術を使用してレジストマスク112a~117aを形成し、収಄層

(A) 110と導電局(B) 111とを一括でエッチン 20 グレてゲート電極118~122と容量配線123を形成する。ゲート電極118c~122cと容量配像12 3cは、導電圏(A)から成る118a~123aと、 導電圏(B)から成る118b~123bとが一体として形成されている(図2(A))。

【0055】このときのエッチングによりレジストマス クが形成されていない領域のゲート絶母瞭が穏原化され る。

【0056】次いで、少なくともゲート電極118~122の蛸部にテーパー部が形成されるようにエッチング30する。このエッチング加工は【CPエッチング装置により行う。その技術の詳細は前述の如くである。具体的なエッチング条件として、エッチングガスにCF、とC1、の混合ガスを用いその流量をそれぞれ30SCCMとして、放電電力3.2%/cm²(13.56MHz)、パイアス電力224m%/cm²(13.56MHz)、圧力1.0Paでエッチングを行った。(図2(B))

【0057】このようなエッチング条件により、ゲート 電極の端部において、眩端部から内側にむかって徐々に 厚さが増加するテーパー部が形成され、118d、11 40 8 e からなるゲート電極118 f が形成される。また、同様に119 f、120 f、121 f、122 f、123 f が形成され、各々のテーパー部の角度は5~35 f が形成され、各々のテーパー部の角度は5~35 b とする。ゲート電極のテーパー部の角度は、図5で θ 1として示す部分の角度である。この角度は、後にしDD領域を形成する低温度 n型不純物領域の温度勾配に大きく影響する。尚、テーパー部の角度 θ 1は、テーパー部の長さ(L1)とテーパー部の厚さ(HG)を用いてTan(θ 1)=HG/L1で表される。

【0058】また、本実施例では、10~20%程度の割合でエッチング時間を増しするオーパーエッチングを行なったため、ゲート絶録膜の国出した面は20~50m程度エッチングされて実質的に惹くなった。また、レジストマスク112a~117aもエッチングされて、小さな形状のレジストマスク112b~117bとなる。この結果、ゲート電極の端部と接する部分にテーパー部が形成されたゲート絶誤膜130が形成された。ゲート絶誤膜130が形成された。ゲート絶誤膜130が形成された。ゲート絶誤膜130が形成された。ゲート絶誤膜130が形成された。ゲート絶誤膜130が形成された。ゲート絶誤膜150のテーパー部の角度である。この角度は、後にLDD領域を形成する低温度の型不純物領域の温度勾配に大き以後形成する低温度の一型不純物領域の温度勾配に大き以後を形成する低温度の一型である。この角度は、ゲート絶誤膜のテーパー部の長さ(L2)とテーパー部の厚さ(HG2)を用いてTan(02)=HG2/L2で表され

【0059】そして、画案TFTおよび図励回路のnチ ヤネル型TFTのLDD領域を形成するために、n型を 付与する不純物元粱添加の工程(n⁻ドープ工程)を行 う。ゲート

図板の形成に用いたレジストマスク112a ~117aをそのまま残し、端部にテーパー部を有する ゲート電紅118c~122cをマスクとして自己盛合 的にn型を付与する不純物元深をイオンドープ法で添加 する。ここでは、n型を付与する不純物元霖をゲート電 粒の端部と接するゲート絶微膜のテーパー部を通して、 その下に位置する半導体圏に透するように添加するため にドーズ①を1×10''~5×10''aloms/cm'とし、 加速図圧を60~100keVとして行う。n型を付与 する不純物元章として15族に属する元章、典型的には リン(P)または砒緊(As)を用いるが、ここではリ ン(P)を用いた。このようなイオンドープ法により半 **募体圏のリン(P) 没度は1×10"~1×10"alom** s/cm'の没度位囲で添加する。このようにして、図2 (C) に示すように島状半導体圏に低湿度n型不純物領

域124~129を形成する。 【0060】この工程において、低設度n型不純物領域 124~128において、リン(P)の設度勾配は、ゲート絶偽膜のテーパー部の膜厚変化を反映する。これは

ゲート絶録膜テーパー部における膜厚の差によって、半 抑体層に避するリン (P) の湿度が変化するためであ る。また、実際にはゲート電極を通して、ゲート電極の テーパー部における端部の下方にもリンが添加される。 即ち、低湿度 n 型不純物領域 1 2 4 ~ 1 2 8 へ添加され るリン (P) の湿度は、チャネル形成領域に向かって徐 々に湿度が低くなる。

【0061】尚、図2(C)では低温度n型不純物領域124~129の端部を斜めに図示しているが、これはリン(P)が添加された領域を直接的に示しているのではなく、上述のようにリンの温度変化がゲート絶尽膜の形状に沿って変化していることを表している。

50 【0062】次に、nチャネル型TFTにおいて、ソー

(10)

特闕2001-85700

18

17

ス領域またはドレイン領域として線能する高温度n型不純物領域の形成を行った(n'ドープ工程)。レジストのマスク112~117を残し、今度はゲート電極118~122がリン(P)を遮茂するマスクとなるように、イオンドープ法において40~100keVの加速管圧の条件で添加する。このようにして高温度n型不純物領域131~136を形成する。この領域におけるゲート絶慮度130は、前述のようにゲート電極の加工のおいてオーバーエッチングが施されたため、当初の腹厚である120mから類くなり、70~100mとなっている。そのためこのような低加速管圧の条件でも良好にリン(P)を添加することができる。そして、この領域のリン(P)の温度は1×10¹⁰~1×10¹¹ aloms/c での温度管囲となるようにする(図3(A))。

【0063】そして、pチャネル型TFTを形成する岛 状半導体圏104、106にソース領域およびドレイン 領域とする高温度p型不純物領域140、141を形成 する。ここでは、ゲート匈極118、120をマスクと してp型を付与する不純物元霖を添加し、自己盛合的に 高辺度p型不炖物領域を形成する。このとき、nチャネ 20 ル型TFTを形成する島状半導体圏105、107、1 08は、第3のフォトマスク (PM3) を用いてレジス トマスク137~139を形成し全面を彼似しておく。 ここで形成される不純物領域140、141はジポラン (B, H,) を用いたイオンドープ法で形成する。そし て、ゲート電極と重ならない高温度p型不純物領域14 0a、141aのポロン(B) 温度は、3×10¹⁰~3 ×10¹¹ atoms/cm² となるようにする。また、不純物領 域140b、141bは、ゲート絶偽腺とゲート電極の テーパー部を介して不純物元臻が添加されるので、実質 30 的に低温度 p型不純物領域として形成され、少なくとも 1. 5×10''atoms/cm'以上の心度とする。この高心 度p型不純物領域140a、141aおよび低心度p型 不純物領域140b、141bには、前工程においてリ ン (P) が添加されていて、高辺度 p型不純物領域14 0 a, 141 a [t] × 10' ~ 1 × 10' atoms/cm' の設度で、低温度p型不純物領域140b、141bに は1×10''~1×10''atoms/cm'の沿度で含有して いるが、この工程で添加するポロン(B)の温度をリン (P) 温度の1. 5から3倍となるようにすることによ 40 り、pチャネル型TFTのソース領域およびドレイン領 域として根能するために何ら問題は生じなかった。

【0064】その後、図3(B)に示すように、ゲート 図板およびゲート絶像膜を覆う第1の層間絶線膜142 を形成する。第1の層間絶線膜142は酸化シリコン 膜、酸化室化シリコン膜、変化シリコン膜、またはこれらを組み合わせた稍層膜で形成すれば良い。いずれにしても第1の層間絶線膜142は無線絶線物材料から形成する。第1の層間絶線膜142の膜厚は100~200 nmとする。ここで、酸化シリコン膜を用いる場合に

は、プラズマCVD法でTEOSとO,とを混合し、反応圧力40Pa、基板温度300~400℃とし、高周波(13.56MHz) 電力密度0.5~0.8 W/cm で放電させて形成することができる。また、酸化窒化シリコン膜を用いる場合には、プラズマCVD法でSiH.、N,O、NH,から作製される酸化窒化シリコン膜、またはSiH.、N,Oから作製される酸化窒化シリコン膜で形成すれば良い。この場合の作製条件は反応圧力20~200Pa、基板温度300~400℃とし、高周波(60MHz)電力密度0.1~1.0 W/cm で形成することができる。また、SiH.、N,O、H,から作製される酸化窒化水索化シリコン膜を適用しても良い。窒化シリコン膜も同様にプラズマCVD法でSiH.、NH,から作裂することが可能である。

【0065】その後、それぞれの沿度で添加された n 型または p 型を付与する不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる際アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)を適用することができる。際アニール法では酸深 湿度が 1ppm以下、好ましくは0.1ppm以下の 空素 分別 の で で 行うものであり、本 突 施 例では <math>550 で 4600 で 400 で 400

【0066】活性化の工程に焼いて、雰囲気ガスを変化させ、3~100%の水深を含む雰囲気中で、300~450℃で1~12時間の熱処理を行い、島状半取体圏を水霧化する工程を行う。この工程は熱的に励起された水深により島状半取体圏にある10''~10''/cm'のダングリングポンドを終端する工程である。水寒化の他の手段として、プラズマ水聚化(プラズマにより励起された水深を用いる)を行っても良い。いずれにしても、島状半収体圏104~108中の欠陥密度を10''/cm'以下とすることが超ましく、そのために水源を0.01~0.1atomic%程度付与すれば良かった。

【0067】活性化および水溶化の工程が終了したら、有極絶微物材料からなる第2の周問絶微膜143を1.0~2.0μmの平均厚を有して形成する。有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCB(ペンゾシクロブテン)等を使用することができる。例えば、基板に整布後、熱量合するタイプのポリイミドを用いる場合には、クリーンオーブンで300℃で焼成して形成する。また、アクリルを用いる場合には、2液性のものを用い、主材と硬化剤を混合した後、スピナーを用いて基板全面に整布した後、ホットプレートで80℃で60秒の予備加燥を行い、さらにクリーンオーブンで250℃で60分焼成して形成することができる。

(11)

特開2001-85700

19

【0068】このように、第2の恩問絶母腹を有機絶像物材料で形成することにより、表面を良好に平坦化させることができる。また、有機樹脂材料は一母に解資率が低いので、寄生容量を低減するできる。しかし、吸湿性があり保障膜としては適さないので、本実施例のように、第1の層間絶倒膜142として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせて用いると良い。

【0069】その後、第4のフォトマスク(PM4)を用い、所定のパターンのレジストマスクを形成し、それ 10 ぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成する。コンタクトホールの形成はドライエッチング法により行う。この場合、エッチングガスにCF、O、Heの混合ガスを用い有機御脂材料から成る第2の局間絶微膜143をまずエッチングし、その後、焼いてエッチングガスをCF、O、として第1の層間絶微膜142をエッチングする。さらに、島状半導体層との選択比を高めるために、エッチングガスをCHF、に切り替えてゲート絶微膜130をエッチングすることにより、良好にコンタクトホ 20 ールを形成することができる。

【0070】そして、導色性の金属膜をスパッタ法や真 空蕬舒法で形成し、第5のフォトマスク(PM5)によ りレジストマスクパターンを形成し、エッチングによっ てソース配線144~148とドレイン配線149~1 53を形成する。ここで、ドレイン配像153は画塚町 粒として似能するものである。ドレイン配線154は隙 の画案に帰属する画案電極を衰している。図示していな いが、本実施例ではこの配繳を、Ti膜を50~150 nmの原さで形成し、島状半導体層のソースまたはドレイ 30 ン領域を形成する半導体膜とコンタクトを形成し、その Ti賤上に望ねてアルミニウム(A1)を300~40 Onmの厚さで形成(図3(C)において144a~15 4 a で示す) し、さらにその上に透明導電膜を80~1 20mの厚さで形成(図3(C)において144b~1 54 bで示す) した。 透明 耶電膜には酸化インジウム酸 化亜鉛合金(In,O,-ZnO)、酸化亜鉛(ZnO) も適した材料であり、さらに可視光の超過率や導風率を 高めるためにガリウム (Ga) を添加した磁化亜鉛(Z nO:Ga)などを好適に用いることができる。

【0071】こうして5枚のフォトマスクにより、同一の基板上に、区別回路のTFTと画案部の画案TFTとを有した基板を完成させることができる。区別回路には第1のpチャネル型TFT(A)200a、第1のnチャネル型TFT(A)201a、第2のpチャネル型TFT(A)203a、囲案部には画案TFT204、保持容量205が形成されている。本明細管では便宜上このような基板をアクティブマトリクス基板と呼ぶ。

【0072】 駆励回路の第1の pチャネル型TFT

(A) 200 a には、島状半草体 图104 にチャネル形成領域206、LDD 領域207、高 温度 p 型不純物領域から成るソース領域208、ドレイン領域209を有した 約 造となっている。 第1のn チャネル型TFT

(A) 201 aには、島状半草体図105にチャネル形成領域210、低湿度n型不純物領域で形成され、LD D領域211、高湿度n型不純物領域で形成するソース領域212、ドレイン領域213を有している。チャネル長3 \sim 7 μ mに対して、LDD領域をLovとしてそのチャネル長方向の長さは30nm \sim 250nmとする。このLovの長さはゲート包極119の厚さとテーパー部の角度 θ 1から制御する。

[0073] このLDD領域について図5を用いて説明する。図5に示すのは、図3(C)に示した第1のnチャネル型TFT(A)201aの部分拡大図である。LDD領域622はゲート包極のテーパー部628の下に形成される。また、LDD領域623はゲート絶侵膜のテーパー部627の下に形成される。このとき、両者のLDD領域におけるリン(P)の設度分布は625の曲線で示され、チャネル形成領域621から違ざかるにつれて増加する。この増加の割合は、イオンドープにおける加速位圧やドーズ負などの条件、テーパー部627、628の角度 θ 2、 θ 1やゲート電極607の厚さなどによって異なってくる。

【0074】このように、ゲート匈極の端部とその近傍 におけるゲート絶微膜をテーパー形状として、そのテー パー部を通して不純物元素を添加することにより、テー パー部の下に存在する半導体門中に、徐々に前配不純物 元ੜの心度が変化するような不炖物領域を形成すること ができる。そして、LDD領域622の不純物沿度にお いて、その最低温度**位**囲を1×10''~1×10''atom s/cm'とし、最高沿度範囲を1×10''~1×10''at oms/cm⁴としする。また、LDD領域623の不純物心 度において、その最低温度箆囲を1×10''~1×10 0¹⁰ aloms/cm²とする。このような不純物領域を設ける ことにより、nチャネル型TFTにおいてドレイン領域 近傍に発生する高電界を緩和して、ホットキャリアの発 生を防ぎ、TFTの劣化を防止することができると同時 にオフ電流値を低減させることを可能としている。

【0075】 図助回路の第2のpチャネル型TFT
(A) 202 aは同様に、島状半草体配106にチャネル形成領域214、LDD領域215、高沿度p型不純物領域で形成されるソース領域216、ドレイン領域217を有した构造となっている。第2のnチャネル型TFT(A) 203 aには、島状半草体配107にチャネル形成領域218、LDD領域219、高温度n型不純物領域で形成するソース領域220、ドレイン領域221を有している。LDD領域219は、LDD領域21501と同じ构成とする。画案TFT204には、島状半草

(12)

特開2001-85700

22

21

体別108にチャネル形成領域222a、222b、低温度n型不純物領域で形成領域223a、223b、高温度n型不純物領域で形成するソースまたはドレイン領域225~227を有している。LDD領域211と同じ約成とする。さらに、容量配線123と、ゲート絶価膜と、あっさらに、容量配線123と、ゲート絶価膜と、調整TFT204のドレイン領域227に接続する半等体圏228、229とから保持容量205が形成されている。図3(C)では、感動回路のnチャネル型TFTを対プルゲートの割造としてが、これらのTFではいずれもシングルゲート約造としたが、これらのTFではいずれもシングルゲート約造としたが、これらのTFではいずれもシングルゲート約造としても良いし、複数のゲート総位を一対のソース・ドレイン間に設けたマルチゲート総造としても差し支えない。

【0076】アクティブマトリクス型の液晶表示装置の 場合、第1のpチャネル型TFT(A)200aと第1 のnチャネル型TFT(A)201aは高速団作を監視 するシフトレジスタ回路、パッファ回路、レベルシフタ 回路などを形成するのに用いる。図3(C)ではこれら20 の回路をロジック回路部として表している。

【0077】上記工程によって形成されたアクティブマ トリクス基板から、アクティブマトリクス型液晶表示装 置を作風する工程を説明する。まず、図4(A)に示す ように、図3(C)の状態のアクティブマトリクス基板 に柱状スペーサから成るスペーサを形成する。スペーサ は数μmの粒子を散布して設ける方法でも良いが、ここ では基板全面に樹脂膜を形成した後これをパターニング して形成する方法を採用した。このようなスペーサの材 郊に限定はないが、例えば、JSR社紐のNN700を 30 用い、スピナーで鈴布した後、包光と現像処理によって 所定のパターンに形成する。さらにクリーンオープンな どで150~200℃で加熱して硬化させる。このよう にして作製されるスペーサは国光と現像処理の条件によ って形状を異ならせることができるが、好ましくは、ス ペーサの形状は柱状で頂部が平坦な形状となるようにす ると、対向側の基板を合わせたときに液晶表示パネルと しての機械的な強度を確保することができる。形状は円 **錐状、角錐状など特別の限定はないが、例えば円錐状と** したときに具体的には、高さHを1.2~5μmとし、 平均半径を5~7μm、平均半径と底部の半径との比を 1対1.5とする。このとき側面のテーパー角は±15 。以下とする。

【0078】スペーサの配置は任意に決定すれば良いが、好ましくは、図4(A)で示すように、画案部においてはドレイン配線153(画案電極)のコンタクト部231と題ねてその部分を覆うように柱状スペーサ406を形成すると良い。コンタクト部231は平坦性が損なわれこの部分では液晶がうまく配向しなくなるので、このようにしてコンタクト部231にスペーサ用の樹脂50

を充填する形で柱状スペーサ406を形成することでディスクリネーションなどを防止することができる。また、 図助回路のTFT上にもスペーサ405a~405 eを形成しておく。このスペーサは図助回路部の全面に 虚って形成しても良いし、図4で示すようにソース配線 およびドレイン配線を覆うようにして設けても良い。

【0079】その後、配向腹407を形成する。通常液晶表示察子の配向腹にはポリイミド樹脂を用る。配向膜を形成した後、ラピング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。画際に触けた柱状スペーサ406の端部からラピング方となった。以上では一世の一般ではは一世の一般では、一世の一般では、一世の一般では、一世の一般を得ることができる。また図では説明しないが、配向膜407を先に形成してから、スペーサ406、405 a~405 eを形成した构成としても良い。

【0080】対向側の対向基板401には、遮光膜40 2、 透明草団膜403および配向膜404を形成する。 遮光膜402はTi膜、Cr膜、Al膜などを150~ 300mの厚さで形成する。そして、画案部と駆助回路 が形成されたアクティブマトリクス基板と対向基板とを シール剤408で貼り合わせる。シール剤408にはフ ィラー (図示せず) が混入されていて、このフィラーと スペーサ406、405a~405eによって均一な間 **臨を持って2枚の基板が貼り合わせられる。その後、両** 基板の間に液晶材料409を注入する。液晶材料には公 知の液晶材料を用いれば良い。例えば、TN液晶の他 に、図場に対して透過率が違統的に変化する図気光学応 答性を示す、無しきい値反強誘電性混合液晶を用いるこ ともできる。この無しきい値反強誘起性混合液晶には、 V字型の電気光学応答特性を示すものもある。このよう にして図4 (B) に示すアクティブマトリクス型液晶表 示쳞置が完成する。本実施例で完成したアクティブマト リクス基板を用いることで反射型の液晶表示装置を作製 することができる。

【0081】図7は画案部のほぼ一画家分を示す上面図である。図中に示すA-A'断面が図3(C)に示す画案部の断面図に対応している。画案TFT204は、ゲート電板122は図示されていないゲート絶母膜を介してその下の島状半導体層108と交差し、さらに複数の島状半導体層に跨って延在してゲート配線を禁ねるている。図示はしていないが、島状半導体層には、図3

(C) で説明したソース領域、ドレイン領域、LDD領域が形成されている。また、230はソース配線148とソース領域225とのコンタクト部、231はドレイン配線153とドレイン領域227とのコンタクト部である。保持容量205は、画案TFT204のドレイン領域227から延在する半導体圏228、229とゲー

(13)

特開2001-85700

23

ト絶母膜を介して容量配線123が重なる領域で形成さ れている。この僻成において半導体圏228には、価値 子制御を目的とした不纯物元深は添加されていない。

【0082】以上の様な构成は、ゲート電極を耐熱性を 有する草図性材料で形成することによりLDD領域やソ ース領域およびドレイン領域の活性化を容易としてい る.

【0083】さらに、ゲート@極にゲート絶録膜を介し て一部重なるLDD領域を形成する際に、導電型を制御 する目的で添加した不純物元素に沿度勾配を持たせてし 10 DD領域を形成することで、特にドレイン領域近傍にお ける貿界似和効果が高まることが期待できる。

【0084】 [実施例2] 実施例1ではゲート〇椏の材 科にWやTaなどの耐熱性導電性材料を用いる例を示し た。このような材料を用いる理由は、ゲート電極形成後 に迎憶型の制御を目的として半導体層に添加した不純物 元森を400~700℃の熱アニールによって活性化さ せる必要があり、その工程を突施する上でゲート包包に 耐染性を持たせる必要があるためである。しかしなが ら、このような耐熱性導風性材料は面积抵抗で10Q程 20 度あり、画面サイズが4インチクラスかそれ以上の液晶 表示装置には必ずしも適していなかった。ゲート^図極に 接続するゲート配線を同じ材料で形成すると、基板上に おける引回し長さが必然的に大きくなり、配線抵抗の影 砂による配線遅延の問題を無視することができなくなる ためである。

【0085】例えば、画案密度がVGAの場合、480 本のゲート配線と640本のソース配線が形成され、X GAの場合には768本のゲート配徳と1024本のソ ース配線が形成される。表示領域の画面サイズは、13 30 インチクラスの場合対角線の長さは340mmとなり、 18インチクラスの場合には460mmとなる。 本突施 例ではこのような液晶表示装置を実現する手段として、 ゲート配線をAlや倒(Cu)などの低抵抗導図性材料 で形成する方法について説明する。

図3(A)に示す工程を行う。そして導気型の制御を目 的として、それぞれの島状半導体圏に添加された不純物 元衆を活性化する工程を行う。この工程はファーネスア ニール炉を用いる熱アニール法で行う。その他に、レー 40 ザーアニール法、またはラピッドサーマルアニール法 (RTA法)を適用することができる。 祭アニール法で は酸緊心度が1ppm以下、好ましくは0. 1ppm以 下の室棄穿囲気中で400~700℃、代表的には50 0~600℃で行うものであり、本突施例では500℃

【0087】さらに、3~100%の水窯を含む雰囲気 中で、300~450℃で1~12時間の熱処理を行 い、島状半草体層を水窯化する工程を行う。この工程は 熟的に励起された水素により半導体圏のダングリングポ 50 43上に透明導電膜を形成し、パターニング処理および

で4時間の熱処理を行った。

ンドを終端する工程である。水霧化の他の手段として、 プラズマ水窯化(プラズマにより励起された水窯を用い る)を行っても良い。

【0088】活性化および水深化の工程が終了したら、 ゲート配線を低抵抗導氮性材料で形成する。低抵抗導電 性層はAlやCuを主成分とする靪電層(D)で形成す る。例えば、Tiを0.1~2選旦%含むAl膜を導電 圈(D)として全面に形成する(図示せず)。 将電圏 (D) は200~400nm (好ましくは250~35 0 nm) とすれば良い。そして、フォトマスクを用いて 所定のレジストパターンを形成し、エッチング処理し て、ゲート配線と容母配線を形成する。エッチング処理 はリン酸系のエッチング溶液によるウエットエッチング で導電局(D)を除去することにより、下地との選択加 工性を保ってゲート配線を形成することができる。そし て第1の回間絶爲膜を実施例1と同様にして形成する。 【0089】その後、実施例1と同様にして有機絶録物 材料から成る第2の間間絶録膜147、ソース配線ドレ イン配燎を形成してアクティブマトリクス基板を完成さ せることができる。

【0090】このようにゲート配線低抵抗抑酸性材料で 形成することにより、配線抵抗を十分低減できる。従っ て、画窓部(画面サイズ)が4インチクラス以上の表示 **基價に適用することができる。**

[0091] [突施例3] 突施例1で作級したアクティ ブマトリクス基板はそのまま反射型の液晶表示装置に適 用することができる。一方、迢過型の液晶表示装置とす る場合には画家部の各画家に設ける画家@絚を透明@極 で形成すれば良い。本実施例では透過型の液晶表示装置 に対応するアクティブマトリクス基板の作級方法につい て図6を用いて説明する。

【0092】アクティブマトリクス基板は実施例1と同 様に作製する。図6(A)では、ソース配線とドレイン 配線は導図性の金鳳鸌をスパッタ法や真空蒸着法で形成 する。ドレイン配線256を例としてこの将成を図6

(B) で詳細に説明すると、T1 膜256aを50~1 50mの厚さで形成し、島状半導体層のソースまたはド レイン領域を形成する半導体膜とコンタクトを形成す る。そのTi膜256a上に)ねてアルミニウム(A 1) 膜256bを300~400mの厚さで形成し、さ らにTi膜256cまたは窒化チタン(TiN)膜を1 00~200mmの厚さで形成して3層構造とする。その 後、超明却電膜を全面に形成し、フォトマスクを用いた パターニング処理およびエッチング処理により画案図板 257を形成する。画案電極257は、有機樹脂材料か ら成る第2の層間絶録膜上に形成され、画家TFT20 4のドレイン配線256と頭なる部分を設け電気的な接 **統を形成している。**

【0093】図6 (C) では最初に第2の層間絶像膜1

(14)

特開2001-85700

25

エッチング処理をして画案図極258を形成した後、ドレイン配線259を画案図極258と選なる部分を設けて形成した例である。ドレイン配線259は、図6

(D) で示すようにTi酸259aを50~150mの 厚さで形成し、島状半導体層のソースまたはドレイン領 域を形成する半導体膜とコンタクトを形成し、そのTi 膜259a上に重ねてAl限259bを300~400 nmの厚さで形成して殴ける。この約成にすると、画察電 板258はドレイン配線259を形成するTl限259 aのみと接触することになる。その結果、登明導電膜材 10 料とAlとが直接接し反応するのを確実に防止できる。 「00941 帝明和母達の材料は、除化インジウム(I

【0094】 透明導回膜の材料は、酸化インジウム (I n, O,) や酸化インジウム酸化スズ合金 (In, O, -S nO:; ITO) などをスパッタ法や真空蒸菪法などを 用いて形成して用いることができる。このような材料の エッチング処理は塩磁系の溶液により行う。しかし、特 にITOのエッチングは残渣が発生しやすいので、エッ チング加工性を改善するために酸化インジウム酸化亜鉛 合金(In: 〇: 一ZnO)を用いても良い。殴化インジ ウム酸化亜鉛合金は表面平滑性に優れ、ITOに対して 20 熟安定性にも優れているので、図6(A)、(B)の劇 成においてドレイン配線256の端面で、AI膜256 bが画衆図極257と接触して熔触反応をすることを防 止できる。同様に、酸化亜鉛(2 n O) も適した材料で あり、さらに可視光の透過率や抑質率を高めるためにガ リウム(Ga)を添加した酸化亜鉛(ZnO:Ga)な どを用いることができる。

【0095】 実施例1では反射型の液晶表示装置を作製できるアクティブマトリクス基板を5枚のフォトマスクにより作製したが、さらに1枚のフォトマスクの追加(合計6枚)で、透過型の液晶表示装置に対応したアクティブマトリクス基板を完成させることができる。 本実施例では、実施例1と同様な工程として説明したが、このような构成は実施例2で示すアクティブマトリクス基板に適用することができる。

【0096】 [奥施例4] 本奥施例では、奥施例1〜奥施例3で示したアクティブマトリクス基板のTFTの活性層を形成する結晶質半導体層の他の作製方法について示す。結晶質半導体層は非晶質半導体層を熱アニール法やレーザーアニール法、またはRTA法などで結晶化させて形成するが、その他に特関平7-130652号公報で開示されている強雄元素を用いる結晶化法を適用することもできる。その場合の例を図8を用いて説明することもできる。その場合の例を図8を用いて説明することもできる。

【0097】図8(A)で示すように、実施例1と同様にして、ガラス基板1101上に下地膜1102a、1102b、非晶質构造を有する半導体圏1103を25~80mの厚さで形成する。非晶質半導体圏は非晶質シリコン(a-Si) 膜、非晶質シリコン・ゲルマニウム(a-SiGe) 膜、非晶質炭化シリコン(a-Si

C)膜、非晶質シリコン・スズ(a-SiSn)膜など が適用できる。これらの非晶質半事体層は水梁を0.1 ~40atomic%程度含有するようにして形成すると良 い。例えば、非晶質シリコン鸌を55㎜の厚さで形成す る。そして、鼠母換算で10ppmの独媒元琛を含む水 溶液をスピナーで基板を回伝させて塗布するスピンコー ト法で恊嫌元孫を含有する图1104を形成する。 健媒 元察にはニッケル(Ni)、ゲルマニウム(Ge)、鉄 (Fe)、パラジウム(Pd)、スズ(Sn)、鉛(P b)、コパルト(Co)、白金(Pt)、頌(Cu)、 金 (Au) などである。この触媒元霖を含有する圏 1 1 04は、スピンコート法の他に印別法やスプレー法、パ ーコーター法、或いはスパッタ法や真空蒸着法によって 上記健螆元素の圏を1~5mmの厚さに形成しても良い。 【0098】そして、図8(B)に示す結晶化の工程で は、まず400~500℃で1時間程度の採処理を行 い、非晶質シリコン膜の含有水深量を5alom%以下にす る。非晶質シリコン膜の含有水深凸が成膜後において最 初からこの値である場合にはこの孫処理は必ずしも必要 でない。そして、ファーネスアニール炉を用い、窒寒分 囲気中で550~600℃で1~8時間の熱アニールを 行う。以上の工程により結晶質シリコン膜から成る結晶 質半即体間1105を得ることができる(図8

(C))。しかし、この熱アニールによって作製された結晶質半導体圏1105は、光学関徴憶関察により巨視的に関察すると局所的に非晶質領域が残存していることが関察されることがあり、このような場合、同様にラマン分光法では480cm⁻¹にプロードなピークを持つ非晶質成分が復興される。そのため、熱アニールの後に突施例1で説明したレーザーアニール法で結晶質半導体圏1105を処理してその結晶性を高めることは有効な手段として適用できる。

【0099】図9は同様に蚀媒元霖を用いる結晶化法の **突施例であり、陰媒元谿を含有する層をスパッタ法によ** り形成するものである。まず、 突施例1と同様にして、 ガラス基板1201上に下地膜1202a、1202 b、非晶質构造を有する半導体图1203を25~80 mの厚さで形成する。そして、非晶質构造を有する半導 体21203の衰面に0.5~5mm程度の酸化膜(図示 せず)を形成する。このような厚さの酸化腺は、プラズ マCVD法やスパッタ法などで積極的に該当する被以を 形成しても良いが、100~300℃に基板を加燥して ブラズマ化した酸容雰囲気中に非晶質料造を有する半期 体 11203の表面を 晒しても良いし、過酸化水深水 (H,O,) を含む溶液に非晶質偽造を有する半導体图1 203の表面を晒して形成しても良い。或いは、酸霖を 含む雰囲気中で紫外線光を照射してオゾンを発生させ、 そのオゾン雰囲気中に非晶質約造を有する半導体圏12 03を晒すことによっても形成できる。

) 【0100】このようにして衰面にむい酸化膜を有する

(15)

特關2001-85700

28

27

非晶質約造を有する半導体圏1203上に前配触嫌元森を含有する圏1204をスパッタ法で形成する。この圏の厚さに限定はないが、10~100m程度の厚さに形成すれば良い。例えば、Niをターゲットとして、NI腹を形成することは有効な方法である。スパッタ法では、電界で加速された前配触嫌元森から成る高エネルギー粒子の一部が基板側にも飛来し、非晶質約造を有する半導体圏1203の表面近傍、または眩半導体圏表面に形成した磁化膜中に打ち込まれる。その割合はプラズマ生成条件や基板のパイアス状態によって異なるものであるが、好適には非晶質約造を有する半導体周1203の表面近傍や該磁化膜中に打ち込まれる陰鉄元森の畳を1×101~1×1011810ms/cm1程度となるようにすると良い。

【0101】その後、陰螆元森を含有する門1204を 選択的に除去する。例えば、この層がNi膜で形成されている場合には、硝酸などの溶液で除去することが可能であり、または、フッ酸を含む水溶液で処理すればNi 膜と非晶質构造を有する半導体图1203上に形成した酸化膜を同時に除去できる。いずれにしても、非晶質約 20 造を有する半導体圏1203の表面近傍における協戦元 深の畳を1×10"~1×10"atoms/cm'程度となるようにしておく。そして、図9(B)で示すように、図8(B)と同様にして際アニールによる結晶化の工程を行い、結晶質半導体圏1205を得ることができる(図8(C))。

【0102】図8または図9で作譲された結晶質半導体 間1105、1205から島状半導体間104~108を作録すれば、突施例1と同様にしてアクティブマトリクス基板を完成させることができる。しかし、結晶化の 30 工程においてシリコンの結晶化を助長する融鉱元章を使用した場合、島状半導体層中には微量(1×10"~1×10"atoms/cm'程度)の急雄元深が残留する。勿論、そのような状態でもTFTを完成させることが可能であるが、残留するは数元章を少なくともチャネル形成領域から除去する方がより好ましかった。この触数元章を除去する手段の一つにリン(P)によるゲッタリング作用を利用する手段がある。

【0103】この目的におけるリン(P)によるゲッタリング処理は、図3(B)で説明した活性化工程で同時 40に行うことができる。この様子を図10で説明する。図10(A)は実施例1の図2(D)の工程と同一であり、図10(B)は実施例1の図3(A)の工程と同一であるので詳細な説明は省略する。ゲッタリングに必要なリン(P)の湿度は高温度n型不純物領域の不純物温度と同程度でよく、活性化工程の熱アニールにより、nチャネル型TFTおよびpチャネル型TFTのチャネル形成領域から触域元繁をその温度でリン(P)を含有する不純物領域へ偏析させることができる(図10(C)で示す矢印の方向)。その結果、その不純物領域には150

【0104】次いで、実施例1と同様に第1の周間絶録 腹を形成する。(図10(D))

【0105】以降の工程は実施例1に従えば、アクティブマトリクス基板が得られる。このようにして作毀したTFTはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。

【0106】 [実施例5] 本 実施例では、実施例4とは 異なる工程順序によりアクティブマトリクス基板を得る 例を示す。

【0107】まず、実施例1及び実施例4に従い、図10(A)の状態を得る。(図11(A))図10(A)と同一工程であるので同じ符号を用いた。

【0108】次いで、レジストマスクを除去した後、500~600℃、1~10時間の\QQ 理を行う。この\QQ 如理によりnチャネル型TFTおよびpチャネル型TFTのチャネル形成領域から\QQ 放正窓をその\QQ でリン

(P) を含有する不純物領域へ優析させることができる (図11(B) で示す矢印の方向)。ゲッタリング処理 を行うと同時に不純物元素の活性化を行う。この段階 (ポロン元案を添加する前)でゲッタリング処理を行う と効果的である。

(0109)次いで、レジストマスク701、702、703を形成し、ポロン元案を添加する。(図11

(C)) その後、ポロンを活性化するための熱処理を行った後、第1の周間絶母膜704を形成する。(図11 (D))

【0110】以降の工程は実施例1に従えば、アクティ ブマトリクス基板が得られる。また、本実施例は実施例 1乃至5のいずれとも自由に組み合わせることが可能で ある。

【0111】 [実施例6] 本寏施例では、突施例4とは 異なる工程順序によりアクティブマトリクス基板を得る 例を示す。

【0112】まず、実施例1及び契施例4に従い、図10(A)の状態を経た後、図10(B)の状態を得る。図12(A)及び図12(B)に相当する。図10

(A) 及び図10(B) と同一工程であるので同じ符号を用いた。

【0113】次いで、第1の圏間絶燬顧801を形成する。(図12(C))

【0114】次いで、500~600℃、1~10時間の の の 処理を行う。この 熱処理により n チャネル型 T F T および p チャネル型 T F T ア T ア T ア T を含有する T 不 T を T

(16)

特開2001-85700

30

29

【0115】以降の工程は実施例1に従えば、アクティブマトリクス基板が得られる。また、本実施例は実施例1乃至5のいずれとも自由に組み合わせることが可能である。

【0116】 [突施例7] 本実施例では、実施例1により得られるアクティブマトリクス型液晶表示装置の构成を図13及び図14を用いて以下に説明する。

【0117】図13はこのようなアクティブマトリクス 基板の上面図を示し、画楽部および駆励回路部とスペーサおよびシール剤の位置関係を示す上面図である。 突施 10 例1で述べたガラス基板101上に画際部604の周辺に駆励回路として走査信号駆励回路605と画像信号駆励回路606が設けられている。 さらに、その他CPU やメモリなどの信号処理回路607も付加されていても良い。そして、これらの駆励回路は接続配線603によって外部入出力端子602と接였されている。 画家部604では走査信号駆励回路605から延在するゲート配線群608と画換信号区別回路606から延在するゲース配線群609がマトリクス状に交差して画案を形成し、各画案にはそれぞれ画案TFT204と保持容量2 2005が設けられている。

【0118】図4中の画察部において設けた柱状スペーサ406は、すべての画際に対して設けても良いが、図13で示すようにマトリクス状に配列した画際の弦個から致十個おきに設けても良い。即ち、画際部を构成する画際の全弦に対するスペーサの致の割合は20~100%とすることが可能である。また、図助回路部に設けるスペーサ405a~405eはその全面を覆うように設けても良いし各TFTのソースおよびドレイン配線の位置にあわせて設けても良い。図13では図助回路部に設けるスペーサの配置を610~612で示す。そして、図13で示すシール剤619は、基板101上の画際部604および走査倡号図助回路605、画換倡号図助回路606、その他の信号処理回路607の外側であって、外部入出力端子602よりも内側に形成する。

【0119】このようなアクティブマトリクス型液晶表示装置の构成を図14の斜視図を用いて説明する。図14においてアクティブマトリクス基板は、ガラス基板101上に形成された、国家部604と、走査信号駆励回路605と、画셵信号駆励回路606とその他の信号処40理回路607とで构成される。画際部604には画際TFT204と保持容配205が設けられ、画際部の周辺に設けられる駆励回路はCMOS回路を基本として約成されている。走査信号駆励回路605と画셵信号駆励回路606からは、それぞれゲート配線122とソース配線148が画際部604に延在し、画家TFT204に接続している。また、フレキシブルブリント配線板でIexible Printed Circuit: FPC)613が外部入力増子602に接続していて画셵信号などを入力するのに用いる。FPC613は知路機能614によって強同に接50

着されている。そして接続配線603でそれぞれの感動 回路に接続している。また、対向基板401には図示し ていない、遮光膜や透明電極が設けられている。

【0120】このような构成の液晶表示装置は、実施例 1~6で示したアクティブマトリクス基板を用いて形成 することができる。実施例1で示すアクティブマトリクス基板を用いれば反射型の液晶表示装置が得られ、実施 例3で示すアクティブマトリクス基板を用いると透過型 の液晶表示装置を得ることができる。

【0121】[実施例8]図15は実施例1~6で示したアクティブマトリクス基板の回路仰成の一例であり、直視型の表示装置の回路仰成を示す図である。このアクティブマトリクス基板は、画像個号図功回路606、走査個号図功回路(A)(B)605、画案部604を有している。尚、本明細合中において記した図功回路とは、画像信号図功回路606、走査信号図功回路605を含めた総称である。

[0122] 画換信号図助回路606は、シフトレジスタ回路501a、レベルシフタ回路502a、バッファ回路503a、サンプリング回路504を備えている。また、走査信号図助回路(A)(B)185は、シフトレジスタ回路501b、レベルシフタ回路502b、バッファ回路503bを備えている。

【0123】シフトレジスタ回路501a、501bは 図効電圧が5~16V(代表的には10V)であり、こ の回路を形成するCMOS回路のTFTは、図3(C) の第1のpチャネル型TFT(A)200aと第1のn チャネル型TFT(A)201aで形成する。また、レ ベルシフタ回路502a、502bやパッファ回路50 3a、503bは感動電圧が14~16Vと高くなるの でマルチゲートのTFT約造とすることが望ましい。マ ルチゲート約造でTFTを形成すると耐圧が高まり、回 路の信頼性を向上させる上で有効である。

【0124】サンプリング回路504はアナログスイッチから成り、図の包圧が14~16Vであるが、極性が交互に反転して図功される上、オフ電流値を低減させる必要があるため、図3(C)で示す第2のpチャネル型TFT(A)203aで形成することが望ましい。

【0125】また、画察部は図功図圧が14~16Vであり、低消収図力化の頃点からサンプリング回路よりもさらにオフ質流値を低減することが要求され、図3

 (17)

特開2001-85700

31

路や演算処理回路などの信号処理回路、あるいは跨理回 路を同一基板上に形成することが可能である。このよう に、本発明は同一基板上に画案部とその図別回路とを含 む半導体装置、例えば信号制御回路および画案部を具備 した液晶表示装置を実現することができる。

[0127] [突施例9] 本発明を実施して作図された アクティブマトリクス基板および液晶表示装置は様々な 電気光学装置に用いることができる。そして、そのよう な個気光学装置を表示装置として組み込んだ句子樹器全 てに本発明を適用することがでできる。 匈子磁器として 10 は、パーソナルコンピュータ、デジタルカメラ、ビデオ カメラ、扮帯俯報端末(モバイルコンピュータ、拐帯図 話、電子枠箔など)、ナビゲーションシステムなどが上 げられる。

【0128】図19(A)はパーソナルコンピュータで あり、マイクロプロセッサやメモリーなどを仰えた本体 2001、画像入力部2002、表示装置2003、キ 一ポード2004で僻成される。本発明は表示装置20 03やその他の信号処理回路を形成することができる。

2101、表示装置2102、音声入力部2103、操 作スイッチ2104、パッテリー2105、受換部21 06で約成される。本発明は表示装置2102やその他 の信号制御回路に適用することができる。

【0130】図19 (C) はテレビであり、本体230 1、コントローラ2303、本体2301に組み込まれ た表示装置2302で构成される。また、本体2301 とコントローラ2303と表示装置2302とは、相互 に信号を伝達するために有額通信としても良いし、セン サ部2304を設けて無線通信または光通信としても良 30 い。本発明は、衰示基置2302に適用することができ

【0131】図19(D)はプログラムを配録した紀録 媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであ り、本体2401、表示装置2402、スピーカー部2 403、記録媒体2404、操作スイッチ2405で約 成される。尚、記録媒体にはDVD Obigital Versati le Disc) やコンパクトディスク (CD) などを用い、 音楽プログラムの再生や映像表示、ビデオゲーム(また はテレビゲーム) やインターネットを介した情報表示な 40 どを行うことができる。本発明は表示装置2402やそ の他の信号制御回路に好適に利用することができる。

【0132】図19(E)はデジタルカメラであり、本 体2501、表示装置2502、接眼部2503、操作 スイッチ2504、受儉部(図示しない)で仰成され る。本発明は表示装置2502やその他の信号制御回路 に適用することができる。

【0133】図20(A)はフロント型プロジェクター であり、光源光学系および表示装置2601、スクリー

信号制御回路に適用することができる。図20(B)は リア型プロジェクターであり、本体2701、光源光学 系および表示装置2702、ミラー2703、スクリー ン2704で构成される。本発明は表示装置やその他の 信号制御回路に適用することができる。

【0134】なお、図20(C)に、図20(A)およ び図20(B)における光源光学系および表示装置26 01、2702の創造の一例を示す。光源光学系および 表示装置2601、2702は光源光学系2801、ミ ラー2802、2804~2806、ダイクロイックミ ラー2803、ピームスプリッター2807、液晶表示 塩間2808、位相差板2809、投射光学系2810 で創成される。投射光学系2810は複数の光学レンズ で仰成される。図20(C)では液晶表示基型2808 を三つ使用する三板式の例を示したが、このような方式 に限定されず、単板式の光学系で构成しても良い。ま た、図20(C)中で矢印で示した光路には適宜光学レ ンズや匠光機能を有するフィルムや位相を調節するため のフィルムや、IRフィルムなどを設けても良い。ま 【0129】図19 (B) はビデオカメラであり、卒体 20 た、図20 (D) は図20 (C) における光源光学系2 801の料造の一例を示した図である。 本実施例では、 光源光学系2801はリフレクター2811、光源28 12、レンズアレイ2813、2814、個光変換案子 0 (D) に示した光源光学系は一例であって図示した构 成に限定されるものではない。

【0135】また、ここでは図示しなかったが、本発明 はその他にも、ナビゲーションシステムやイメージセン サの読み取り回路などに適用することも可能である。こ のように本頭発明の適用箆囲はきわめて広く、あらゆる 分野の国子樹器に適用することが可能である。また、本 **実施例の電子撮器は実施例1~5の技術を用いて実現す** ることができる。

[0136]

【発明の効果】本発明を用いることで、同一の基板上に 複数の榀能回路が形成された半導体装置(ここでは具体 的には包気光学装置) において、その心能回路が要求す る仕様に応じて適切な性能のTFTを配置することが可 能となり、その助作特性を大幅に向上させることができ

【0137】本発明の半導体装置の作盛方法に従えば、 nチャネル型TFTおよび画菜TFTが形成されたアク ティプマトリクス基板を5枚のフォトマスクで製造する ことができる。このようなアクティブマトリクス基板か ら反射型の液晶表示装置を作製することができる。ま た、同工程に従えば蹬過型の液晶表示装置を6枚のフォ トマスクで製造することができる。

【0138】 本発明の半単体装置の作風方法に従えば、 ン2602で科成される。本発明は表示装置やその他の 50 ゲート電접を耐染性抑電性材料で形成し、ゲート配線を (18)

特開2001-85700

33

低抵抗導電性材料で形成したTFTにおいて、駆動回路 部のpチャネル型TFT、nチャネル型TFTおよび画 素TFTをゲート電極と重なるLDD構造としたアクティブマトリクス基板を6枚のフォトマスクで製造することができ、このようなアクティブマトリクス基板から反 射型の液晶表示装置を作製することができる。また、同 工程に従えば、透過型の液晶表示装置を7枚のフォトマ スクで製造することができる。

【図面の簡単な説明】

【図1】 画楽TFT、駆動回路のTFTの作製工程を 10 示す断面図。

【図2】 画索TFT、駆動回路のTFTの作製工程を 示す断面図。

【図3】 画素TFT、駆動回路のTFTの作製工程を 示す断面図。

【図4】 アクティブマトリクス型液晶表示装置の作製工程を示す断面図。

【図5】 nチャネル型TFTのLDD領域の構造を説明する図。

【図6】 画案TFTの構成を示す断面図。

【図7】 画素部の画素を示す上面図。

【図8】 結晶質半導体層の作製工程を示す断面図。

【図9】 結晶質半導体層の作製工程を示す断面図。

【図10】 國素TFT、駆動回路のTFTの作製工程 を示す断面図。

【図11】 画索TFT、駆動回路のTFTの作製工程を示す断面図。

【図12】 画案TFT、駆動回路のTFTの作製工程 を示す断面図。

0 【図13】 液晶表示装置の入出力端子、配線、回路配 電、スペーサ、シール剤の配置を説明する上面図。

【図14】 液晶表示装置の構造を示す斜視図。

【図15】 液晶表示装置の回路構成を説明するブロック図。

【図16】 LDD領域の構成を説明する図。

【図17】 ICPの原理を説明する図。


【図18】 パターン形成したW膜の端部におけるテー

パー部の角度とエッチング条件の関係を示すグラフ。

【図19】 半導体装置の一例を示す図。

20 【図20】 投影型液晶表示装置の構成を示す図。


[図1]




(19)

特開2001-85700

[図2]




[図3]




特開2001-85700

(20)


[図4]



[図5]




[図6]




(21)


特開2001-85700



特開2001-85700

(22)






911:石英板

(B)


特開2001-85700

【図16】




日 1 7 - パー角 13 - 1707 1729 - 1887 - 1707 1720 - 1721 1720 - 1721

[図17]




[图18]



(8)テバ 角のエッテンダ ダス装量依存性

(24)

特開2001-85700



フロントページの統含

(51) Int. Cl. '

識別記号

FΙ

テーマコード(参考)

HO1L 29/78

617K

617L

6 1 7 T

(72) 発明者 山形 裕和

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内

(72) 発明者 山崎 舜平

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内

(25)

特開2001-85700

Fターム(参考) 2H092 GA13 GA50 GA51 HA06 HA28 JA24 JA31 JA34 JA37 JA41 KA10 KB25 MAO4 MAO5 MAO8 MA09 MA17 MA27 MA29 MA30 NA27 NA29 PA01 PA03 PA06 RA05 5C094 AA13 AA22 AA25 AA42 AA43 AA44 AA48 AA53 BA03 BA43 CA19 DA13 EA04 EA05 EA10 EB02 EB04 EC03 FA01 FA02 FB01 FB02 FB12 FB14 FB15 GB10 JA08 JA09 JA20 5F110 AA09 AA16 AA30 BB02 BB10 CCO2 DD01 DD02 DD13 DD14 DD15 DD17 EE01 EE04 EE05 EE06 EE14 EE15 EE23 EE44 FF02 FF04 FF09 FF12 FF28 FF30 GG02 GG13 GG32 GG34 GG43 GG45 GG52 GG55 HJ01 HJ04 HJ13 HJ23 HK05 HL03 HL04 HL06 HL07 HL11 HL12 HL23 HM15 NNO2 NNO3 NN12 NN23 NN24 NN27 NN35 NN36 PPO2 PPO3 PP10 PP34 PP35

QQ04 QQ09 QQ24 QQ25